RISC Teil 2

“Die Technik”. Vergleich AMD 29k, Inmos T800, i860/960, Intergraph Clipper, R3000 und M88k.

Willkommen zu Teil 2 der “RISC Saga”!

Weiter geht's mit der Technik,let's go...

Die RISC Rechner suchen also die Synergie, also das organische Zusammenspiel von Rechnerarchitektur und Compilerbau. Die Maschienenbefehls-saetze sollen nur Befehle anbieten, die der Compiler auch tatsaechlich nutzt. Eigenheiten der Maschienenbefehlssaetze sollten die optimierungsgaenge des Compiler unterstuetzen und umgekehrt sollten die Compiler "unangenehme Eigenschaften" der Basishardware verdecken. Zu letzteren zaehlen z.B. recht komplizierte Codeoptimierungen, mit denen gleichzeitige Nutzung von mehreren Rechenwerken auf einer CPU moeglich wird (dazu
spaeter mehr). Entsprechend der Vielfalt von Rechneranwendungen existiert heute nicht DIE RISC Architektur, vielmehr gibt es eine Vielzahl von Entwurfsmerkmalen, die bei konkreten RISC Architekturen mehr oder weniger eingehalten werden:

* Einzyklus-Maschienbefehle
Ein Pipelining des Maschienenbefehlszyklus soll dafuer sorgen, dass nach aufgefuellter Pipeline moeglichst mit jedem Grundtakt der Maschiene auch ein vollstaendiger Maschienenbefehl beendet wird.

* Load/Store Architektur
Durch Bereitstellung von hinreichend vielen Registern sollen Maschienen- befehlte moeglichst nur auf den prozessorlokalen (und damit schnell zugreifbaren) Registern arbeiten. Nur die expliziten Load- und Storebefehle koennen diese Register aus dem Speicher nachladen. Diese Massnahme fuehrt im wesentlichen zu einer Vereinheitlichung und Vereinfachung des Zeit-
verhaltens der Operandenholphasen im Maschienenbefehlszyklus und unterstuetzt damit ueberlappte Ausfuehrungen von Befehlsfolgen (Pipelining).

* Festverdrahtetes Leitwerk
Wegen der vewrbundenen Redunanz wird auf Mikroprogrammierung verzichtet.
Die Steuersignalgenerierung fuer die Hardware erfolgt massgeschneidert und fest verdrahtet.

* Wenige Maschienenbefehle & Adressierungsarten
Eine RISC Architektur soll nur die Befehle bereithalten, die auch von dem Codegenerator des Compilers benutzt werden. Das sind in der Regel weniger als 100. Komplexere Operationen sollen auf die angebotenen Elementaroperationen durch Zusammensetzung zurueckfuehrbar sein.

* Horizontales Maschienenbefehlsformat
Um die festverdrahtete Steuersignalgenerierung zu vereinfachen, sollen Maschienenbefehle ein einheitliches Format,auch bezueglich der Wortbreite, besitzen. Letzteres erfordert zwar mehr Speicherplatz fuer den Code, denn einige Befehle lassen sich in der Regel kuerzer implementieren, diese Redundanz ermoeglicht aber insgesamt einen effizienteren Entwurf.

* Verlagerung moeglichst vieler Aufgaben in die Uebersetzungszeit Ausgefuchste Strtegieen der Optimierung in den Compilern sollen die Architekturmerkmale moeglichst optimal ausnutzen.
Die Ergebnisse dieser Architektur-Ueberlegungen sind erstaunlich:
waehrend 32 Bit CISC Prozessoren heute ca. 300000 Transitorfunktionen und mehr umfassen, kann der Kern einens 32 Bit RISC Prozessors schon mit 50000 Transistorfunktionen komfortabel ausgestattet sein. Fuer die Ausfuehrung seiner Maschienenbefehle benoetigt er nur wenig mehr als einen Grundtakt gegenueber 5 oder mehr bei den mikroprogrammierten CISC CPU's.
Die Halbleitertechnologie ist heute so weit bis zu 1 Million Transistor funktionen auf einen Halbleiterchip unterzubringen. So heisst die neue Devise "RISC +": Die freigewordene Flaeche soll natuerlich genutzt werden. So finden FPU's und vor allem Cachespeicher incl. Controller ihr Heim auf dem Chip. Nun eine kleine Liste der bekanntesten RISC CPU's mit einer kleinen Beschreibung (fuer genauere Info's sollte man sich die speziellen Mail durchlesen,gelle!):

   Name      I Registerzahl I Transistoren I max Mhz I Pipel. I Zusaetze
   ----------+--------------+--------------+---------+--------+---------------
   AMD 29000 I 344          I 210 000      I 30      I 4      I FPU,ICU,DTC
   ----------+--------------+--------------+---------+--------+---------------
   Inmos T800I 6 + 4K Ram   I 238 000      I 25      I unbek. I FPU, Transputer
   ----------+--------------+--------------+---------+--------+---------------
   i80860    I 32           I 1 000 000    I 50      I 4(+1)  I ICU,FPU,GrafU
   ----------+--------------+--------------+---------+--------+---------------
   i80960    I 80           I 375 000      I 20      I 4      I FPU,Bausteinfam
   ----------+--------------+--------------+---------+--------+---------------
   Clipper   I 48 + 8 (FPU) I 800000/3ChipsI 50      I 3      I Drei Chips
   ----------+--------------+--------------+---------+--------+---------------
   MIPS R3000I 32 + 16(FPU) I 110 000      I 30      I 5      I --
   ----------+--------------+--------------+---------+--------+---------------
   M88000    I 32           I 175 000      I 20      I 6      I MOTOROLA!
   ----------+--------------+--------------+---------+--------+---------------
   Sun SPARC I 192          I unbek.       I 30      I 4      I FPU,ICU,DTC

Das war’s zur Technik.

mfg AXEL

Leave a Reply

Your email address will not be published.

This site uses Akismet to reduce spam. Learn how your comment data is processed.