Category Archives: Archive

AMD 29k

Die 29000 RISC CPU von AMD im kurzen Abriß. Fast schon hellseherisch habe ich die Zukunft als Controller vorrausgesehen 😉

Und wieder Hallo!

Heute will ich mal einen weniger bekannten,aber nicht desto trotz schnellen Prozessor vorstellen: Den AMD 29000 oder auch 29k genannt. In Anbetracht meiner momentanen schreibfaulheit fasse ich mich aber so kurz wie moeglich. Der 29k ist auf dem RISC Prinzip aufgebaut und bietet somit eine hohe Leistung. Diese Leistung ruehrt aber auch von den ge- trennten Adress und Datenbussen und dem 8K grosse Cache her. Der “Hammer” an diesem Chip aber ist, dass er 192 (!) Register besitzt, d.h. die meissten Operationen koennen ihre Variablen in den Registern ablegen, was natuerlich ein ungeheurer Geschwindigkeitzuwachs ist. Mit einer Schaltzeit von 40ns schafft der 29k unter Optimalbedingungen gut 25 MIPS. Der CPU zur Seite stehen ebenfalls noch eine FPU (29027), ein Daten- transfercontroller (29041) und je ein Cachecontoller fuer Befehle bzw. Daten (29062). Durch die vielen Register kann ein Compiler alle skalier- baren Daten eines Programmes dort ablegen, so beschraenken sich externe Zugriffe nur auf Felder und sonstige Datensaetze. Wegen der einfachen registerindirekten adressierung koennen Compiler ausserordentlich schnell Zugriffe auf derartige Datenstruckturen vornehmen. Durch diese Tatsache und dadurch, dass der 29K bis zu 256 verschiedene Prozesse laufen lassen kann (allein Hardwaremaessig) ist er gerade zu prae- destiniert fuer grosse “Datenfresser” wie Bankcomputer. Und dort kommt er auch oft zum Einsatz. Dieses Einsatzgebiet aber brachte ihm eben den Ruf des “Daten und sonst Nix” Prozessors ein, was er eigentl. nicht verdient…naja. So fristet er sein Dasein in Bankcomputern, Harddiskcontollern (fuer Platten ab 10GB) und in Datenbanken. Aber der Motorola 68020 muss ja schliesslich auch fuer die Deutsche Bundespest- Telekom herhalten (als Chef eines ISDN Knotens)…peinlich,peinlich!

mit kurzen aber dennoch freundlichen Gruessen

AXEL

Intel SX

Intel 386SX oder 286 oder warten oder nicht? Die alte Frage. Interessante Benchmarks dabei.

Hallo!

Es ist schon irgendwie eine Frage des Glaubens, ja eine Gewissensfrage:

* SX oder nicht?

Rein historisch betrachtet ist dieses “Halbheiten-Problem” ein echtes INTEL Geschwuer: Man bringt einen Prozessor raus (8086) und einige Zeit spaeter eine halbherzige, abgespeckte zweite Version (8088), die dann das Rennen macht. Wird das beim 16 Bitigen 386’er (SX) auch so sein? Wohl kaum! Aber was geschieht mit der “echten” AT-Klasse (286)? Was stellt der 386sx eigentlich dar? Ist er ein schlechterer 386 oder ein besserer 286? Fragen ueber Fragen. Ich will versuchen einige zu beantworten.

Der 386sx unterscheidet sich vom 386 durch zwei Dinge: Zum einen hat er keine volle 32Bit Busbreite, d.h. er schiebt die Daten in zwei “Paeckchen” a 16Bit ueber den Bus (Das selbe was den 8088 vom 8086 untescheidet, nur dass es da 8 bzw. 16 Bit sind). Der zweite Unteschied ist die Groesse des Adressraumes. Der 386 kann mit seinem 32 Adressleitungen 4GB adressieren, wohingegen der sx bei 24 Adressleitungen auf 16MB kommt. Letzterer Unter- schied sollte aber eigentlich kein Problem darstellen, da heutzutage MSDOS Rechner mit 8MB schon eine Ausnahme darstellen (obwohl Speicherfresser wie OS/2 hier erst richtig zu leben beginnen). 16MB verbieten sich zu Zeit aus liquiditaetsgruenden schon fast von selbst :-). Doch da ist noch ein kleiner aber feiner Unterschied, der gerade in der MSDOSE-Welt eine sehr grosse Rolle spielt: Waehrend der 386 sich schon MHz maessig in 33’er Regionen waehnt, siecht der sx immer noch bei 16MHz durch die Gegend (Nein! Die 20MHz Version ist immer noch eine Ente! Die Haendler die ein solches Motherboard anbieten, haben einfach einen 16MHz’ler auf 20MHz hochgetaktet, was auf die Dauer nicht gut gehen kann (Thermik Probleme, etc.)). Man koennte nun darueber spekulieren warum Intel hier nichts schnelleres bietet, z.B. aus markttechnischen Gruenden (die Second- Source Konkurrenz wie beim 286 fehlt leider). Ein mit gleicher Fequenz betriebener sx sollte gegenueber einem “echten” 386 keine grossen Leistungsunterschiede aufweisen, denn der Prefetchqueue (vorrausschauendes laden der naechsten Instruktionen) sollte den Zeitverlust zum Teil auf- fangen. Wie auch schon die modernen ATs gibt es fuer die sx’er einen NEAT Chipsatz, der im sog. Page-Inteleavemodus angeblich fuer 0 Wait- states sorgen soll. Dieser Modus erlaubt es, relativ langsame Speicher- chips einzusetzen, doch sollte man den blumigen Versprechungen der Verkaefer von wegen “Null Waitstates” kein grosses gehoer schenken (und schon garnicht dem absurden Landmark-Geblubber). In Wahrheit liegt die Zahl der Waitstates je nach anwendungsfall und Speicherausbau zwischen 0,3 und 1 Wait, und nur im Ausnahmefall (bei kleinen Schleifen) sind mal Null Waits drin. Chips & Technologies (Der NEAT hersteller) gibt einen realistischen Wert von 0,7 an. Apropos Speicherausbau: Wer sich fuer einen SXer mit pageinterleavemodus entscheidet sollte bei der Bestueckung gleich mit 1MBit Chips 4MB einplanen, da sonst der Rechener nicht “interleaven” kann und die Performance uebermaessig in den Keller sinkt. Vergleicht man fairerweise einen 16MHz SXer mit einem 16MHz 386er mit einem Wait (z.B. IBM Mod.80), so kommt man im schnitt auf einen Performance verlust um die 15-20%. Hierbei kann aber ein 286-NEAT-Board noch gut mit- halten, zum Teil (je nach Software und Misalignment (siehe unten)) ist es sogar schneller. Und die 20MHz Version haengt sowohl die SX Version wie auch das erwaehnte Modell 80 locker ab. INTEL wollte es natuerlich auch wissen und verglich zwei bis auf den Prozessor identische Rechner mit folgenden Ergebnissen:

 				286-16 	386sx-16    MIPS 		3,2 	3,2    Landmark 	21,0 	21,0    Norton SI 	18,0	17,6    Whetstone 	320 	508

Die Software merkt von dem jedoch von alledem nichts. Fuer sie ist der SX ein Waschechter 386, und es gibt absolut keinen Grund, warum DESQview 386 oder Windows 3.0, Paradox/386, UNIX V/386 und MAX386 nicht laufen sollte (damit waere auch schon fast die wichtigste 386er Software aufgezaehlt). Genau darin besteht naemlich die Staerke des SX, in der Verfuegungsgewalt der typischen 386 Befehle, wie Demandpagemode, virtueller 8086 modus, 32 Bit Arithmetik und problemloses umschalten zwischen protected- und realmode und zurueck. Etliche zusaetzlich Befehle, wie z.B. konditionierte Spruenge ueber +- 32kByte beschleunigen die Programme gegenueber einem 286 (Doch der 286 hat einen Vorteil: Er hat kein Problem mit dem Doppel- wortmisalignment, wie der 386 und der sx. Denn bei Wortzugriffen ueber der doppelwortgrenze legen diese beiden noch 3-4 gedenk-Waits ein, zusaetzlich zu der notwendigen Verzoegerung durch den zweiten Buszugriff. Solch ver- troedelung kennt der 286 nicht!). Doch dies zeigt auch gleich die Tendenz: Sobald 32 Bit Software bzw. Befehle genutzt werden, geht die Performance beim sx deutlich in die Hoehe. Hier ein Vergleich:

NAME 		16Bit Version 	32Bit Version 	Faktor Paradox 	39s 			16s 			2,4 WorkView 	122s 			56s 			2,2 Autoshade 	26min 			9min 			2,9

Wogegen der 286 der optimale MSDOSE Rechner ist…doch wozu dann der protected mode? Naja, ist ja sozusagen umsonst dabei. Nun ist es also Zeit fuers FAZIT….: Wenn Du schon einen 286 mit > 10Mhz besitzt, dann lass es dabei und warte noch zwei bis drei Jahre. Quaelt sich aber Dein Compiler ewig ab, oder Windows macht den Eindruck, dass die Fenster per Hand gepixelt werden, dann sollte es schon ein 386 ab 25MHz sein. Solltest Du allerdings ganz neu in die MSDOSE Welt einsteigen wollen, so vergleiche sehr eingehend die Preise von 286ern und SXern. Der Unterschied ist manchmal nur 50.-! Fuer die Zukunft ist der SX bestimmt die bessere Entscheidung,besonders im Angesicht von UNIX und Windows 3…wobei man dann als Professioneller es eh’ nicht unter einem 486 macht. Na..das ist eben die Krux an der ganzen Computerkacke!

mfg AXEL

Splitter ’90

Die Zusammenfassung kurzer Artikel über alle möglichen CPUs. Ja, ich hatte den Begriff Splitter lange bevor Herr Stiller von der c’t ihn benutzte! 😉 (30.09.90!)
Der “Witz” mit dem Computer in der Gürtelschnalle hat sich natürlich schon längst bewahrheitet…

Hallo!

Unter der “Rubrik” Splitter wurde auch schon “DAMALS” über Neuigkeiten aus der Welt der schwarzen Kaefer berichtet, fuer die es sich nicht lohnte eine eigene Mail zu schreiben.Hier eine kleine Zusammenfassung. Vieles ist schon “veraltet” obwohl es erst 1/2 bzw. 1 Jahr her ist…aber so ist das Prozessor-Business eben…

* SIEMENS macht “Rueckschritte” Siemens hat, dem Trend zum Trotz, eine 4 Bit CPU entworfen. Diese CPU besitzt, wie andere auch, eine FPU und 256 Byte Cache on Chip. Doch im Gegensatz zu den marktueblichen Prozessoren wird dieser direkt in FORTH programmiert und bringt gleich 64K (on Chip) Speicher mit! Er soll mit 8-16 Mhz getaktet werden und soll somit Geschwindigkeits- maessig an einen 80386/16 herankommen (lt. Siemens). Dieser Angabe sollte allerdings erst Glauben geschenkt werden, wenn man das Ding auch (in action) gesehen hat. Ausserdem wurde nicht angegeben, ob die Geschwindigkeit mit 4 oder 32 Bit gemessen wurde. Jedenfalls ein interessantes Teil fuer Steuerungen oder das naechste c’t Projekt: “Ein Compi. in der Guertelschnalle” 🙂

* V20/30 Update NEC hat eine neue Vx0H-Serie fuer Laptops rausgebracht. Vom Design her hat sich nichts veraendert, aber die CPU laesst sich durch die Strom- zufuhr takten, d.h. bei einer Stromaufnahme von 80myA ist die CPU mit 0Mhz getaktet. Pro 8myA steigt diese um 1Mhz (spezial Versionen sollen noch weniger benoetigen. Die maximal Fequenz vom V20H/V30H betraegt 12Mhz. Ideal kann man sich die Dinger in Laptops vorestellen, die speziell darauf vorbereitet sind. Wenn also nach X Minuten Tasten/Rechenmaessig passiert faehrt der Proz auf 0.5Mhz runter und “lauert” auf die dinge die da kommen…is doch nicht schlecht oder?!

* EPROM-Signalprozessor von NEC Der NEC-myPD77220 (der sich auch oft in Modems findet) ist jetzt in EPROM version erhaeltlich. Er kann jetzt 24Bit Operationen in einem Taktzyklus abarbeiten. Daten: 2Kworte Instr.-ROM, 1kwort Daten-ROM sowie 256 24Bit-Worte RAM (extern nochmal 4Kworte Befehls/datenrom), 32Bit Instruktionen lassen sich aus 8 PRALLEL abgearbeiteten Einzel- befehlen zusammensetzten.

* Neuer Cachecontroller von INTEL Fuer alle,die sich mit dem Gedanken tragen einen 386’er zu kaufen (weil sie die Kohle fuer’n 486 nicht haben): Schaut auf das Board (falls ein Cacheboard ist) und sucht einen quadrat- kaefer namens i82385, denn das ist der ALTE Cachecontroller von INTEL, und kauft es NICHT! Es gibt was neues…den i82395. Der hat 16K SRAM on Chip und bietet dadurch einen hoeheren Durchsatz als der Vor- gaenger mit 4-6 fachen extrenem SRAM zustandebrachte. Dieses Teil ist uebrigens ein “Nebenprodukt” das beim 486 abfiel…wie die Teflonpfanne bei der Nasa. 🙂

* Ein Kompatibler Dieser Prozessor ist zwar keine Neuheit,aber es gibt wenige die ihn kennen, den 68070. Zuerst haelt man ihn schlicht fuer einen Druckfehler, denn Motorola ist ja “erst” bei 40 (Siehe “Der 68040”). Doch schaut man etwas genauer hin,sieht man, dass der Kaefer bei Phillps gefertigt wurde und, dass das Copyright bei “Valvo” liegt. Um die Sache aufzuklaehren: Es ist kein Motorola. Er ist aber zum 68000’er kompatibel. Doch er bietet einiges mehr: Eine serielle Schnitstelle -19Kbaud, eine I^2C Schnittstelle,zwei Timer,zwei DMA einheiten sowie eine MMU fuer Multi- tasking. Alles in allem ein Idealer “klein Computer”. Geschwindigkeits- maessig liegt er bei 10Mhz in der naehe eines AMIGA 68000’ers (ca. 7,14).

* Musik-Signalprozessor SAM8905 OnChip Systems hat einen neuen Spross in die Welt gesetzt. Der SAM8905 ist ein 24Bit Prozessor mit 44,3 ns Zykluszeit. Das reicht fuer 2 serielle Ausgaenge zum Anschluss von 16Bit D/A Wandler (Parallel!) mit einer Fequenz von 44,1kHz (=CD Qualitaet). Ein Schmankerl ist auch das RAM,das jedem Ausgang 256Byte fuer den gewuenschten Algorythmus bereit- stellt. Dadurch ist der Chip sehr vielseitig: Zur Klangsynthese oder digitales Effektgeraet.Bei der Klangsynthese stehen alle gaengigen Verfahren zur verfuegung(FM,PM,AM,Fourier,Waveshaping,Table,uvm.) Das stuek wird um die 100.- liegen. Synth on an Chip.

* Der NEC SX3 Prozessor kann man da nicht sagen…also der NEC SX3 ist eigentlich ein Rechner (ein seeehr grosser sogar) aber der Prozessor ist interessant: Man kann ihn nur im praktischen 100er Gatter kaufen(10×10). Dafuer geht das ding auch mit 22 GFLOPS (GIGA!) ab. Jeweils 4 Proz. teilen sich 2- 18 GB Speicher. Ach ja..in Koeln steht so ein Ding. Wenn ich mal $24,2 Millionen ueber haben sollte…

* Das überteil, der C-CUBE 500 Der C-CUBE 500 ist ein noch relativ unbekannter Grafikcoprozessor (naja soweit man ihn so nennen kann) der aber in nächster Zeit bestimmt für viel Bewegung in der Grafikwelt sorgne wird. Ich schreibe natürlich unter anderem über ihn, da er auch auf dem Grafikboard des NeXT zu finden ist. Der C-CUBE ist im eigentlichen Sinne gar kein Grafikprozessor, sondern ein Kompressionsprozessor, der, und das ist das besondere, Bitmapgrafiken in ECHTZEIT komprimiert und das wahlweise im Verhältniss 2,4,8 oder 16:1! Wie schon erwähnt wird der C-CUBE sein erstes Einsatzgebiet auf dem NeXT Grafikboard (NeXTdimension, 32Bit (=16.7 Millionen Farben), i860 als Grafikprozessor, Video I/O, 8MB RAM, 4MB VRAM) doch laut Ankündigung vieler Hersteller wird dieser nette Käfer auch bald auf Karten für die PC’s und MAC’s zu finden sein. *Mimikry in der Prozessorwelt Mimikry gehoert ja eigentlich in die Sparte Biologie, doch jetzt hat dieser Begriff auch in unserer Welt Einzug gehalten. Aber wie kann es anders sein, hat er hier einen anderen Namen, naemlich: MISC. MISC bedeutet Minimum Instruction Set Computer und heisst im Klartext, dass der Befehlssatz auf ein Minimum beschraenkt ist. Dadurch wird zum Einen erreicht, dass mehr als ein Befehl pro Takt ausfuehren kann und zum Anderen und das ist es worum es geht, dass man mit einem MISC Prozessor jeden anderen Prozessor “nachmachen” kann. So soll der MISC Processor laut Teraplex (USA/IL) 4.5 mal so schnell wie ein 386 sein, wenn er diesen emuliert. Dieser Geschwindigkeitszuwachs ruehrt von der “Normal- geschwindigkeit” von 60 VAX Mips. Der Teraplex MISC arbeitet mit Lang- wortinstruktionen von 128Bit wobei die ersten 64 Bit dem Controller “sagt” was er mit den zweiten 64 Bit (zwei Befehle) machen soll. Diese technik erspart eine Dekodierung und den beruechtigten Microcode. Der Chip wird in der Teraplex-eigenen Sprache TILI (Teraplex Inter- mediate Language Interface) programmiert, bzw. werden die Compilate von Hochsprachen wie C zuerst in TILI umgewandelt. Momentan ist es moeglich mit dem Teraplex MISC die 80×86 Intelfamilie, den MIPS R3000, SUNs SPARC und Motorolas 680×0 Familie zu emulieren. Geruechteweise ist auch zu vernehmen, dass Sir Clive Sinclair ebenfalls an einem solchen Prozessor mit 96Bit Insructionword arbeitet, wobei dieses System besonders darauf spezialisiert sein soll viele bekannte Systeme in sich zu vereinigen. Diese Architektur wirft nun natuerlich viele Kompatibilitaetsfragen in den Muell (ich denke da an eine Diskussion im Diskussionsbrett…).

* 486 mit 50Mhz Der 50Mhz 486’er wird erst irgendwann 1991 zu haben sein, nicht wie ueber- all zu hoeren ende diesen Jahres. Das heisst aber nicht, dass man nun nicht mit zwielichtigen Angeboten von Prereleases rechnen muss! Als Trost sozusagen bietet eine Ami-Firma echtes Mainframefeeling fuer alle 486 User: Nein, nicht die 200000Mips Erweiterung, aber ein Kuehl- agregat! Jaaaa! Nicht lachen :-)! Angeblich soll der ca. 7cm hohe Auf- satz, der den Proz auf 0 Grad Celsius abkuehlt, dafuer sorgen, dass ein 486 das doppelte an Leistung bietet. Naja…man koennte ja auch einen Glasaufsatz basteln, ihn gut abdichten, Eisfuerfel rein und Salz drauf nur absaugen muesste man ab und zu manuell/oral. :-))))))))))) Spass beiseite…sogar DEC hat sich so ein Teil zukommen lassen… (Anm.1992: Siehe “Endlos-Diskussion” im Zerberus IBM-HARDWARE Brett)

* 386 Clone IIT, bekannt durch seine Mathcoproze, scheint sich mit seinem bisjetzt “illegalen” 386 Clone durchzusetzten (Juristisch). IIT Praesident Chi Shin Wang (der heisst so!) behauptet, dass ihr 386 total redisigned sei und somit nicht in Intels Copyright faellt. 1991 soll er erscheinen, man darf also gespannt sein…denk ich an V20/V30… (Anm.1992: AMD war schneller mit dem AMD386)

* Neuer AMD AMD hat seine 29K Famile Upgedatet (29K siehe entsprechende Mail). Die neue CPU 29050 ist kompatibel zur 29000, hat aber nun eine integrierte pipeline FPU und Apples komplette 8*24 GC Grafiklogik integriert. Bei einer Taktrate von 40 Mhz leitet die neue CPU 80 MFLOPS was bedeutet das die 29050 nun in der 80860 Liga spielt. Zusaetzlich findet sich noch ein 1K grosser Cache onchip.

* SX fuer Laptops Intel hat speziell fuer den Laptop einsatz eine 386sx version namens 386sl herausgebracht. Er wird im set mit dem 82360 I/O Chip ausgeliefert und bietet alle Strom managment features auf Prozessorebene. Die CPU gibt es nur in der 20Mhz version. Intel hat aber auch neue features hinzuge- fuegt: Es gibt einen neuen Interrupt, den SMI (System Managment Inter- rupt), der es ermoeglicht, Ausfuehrungen abzubrechen und spaeter wieder fortzusetzen, Peripherie auf standby zu schalten und die CPU Geschwin- dikeit zu regeln. Hinzu kommt die Moeglichkeit fuer OEM’s jede nur er- denkliche Stromsparmassnahme zu programmieren (BIOS maessig). Durch diese Neuheiten, sagt Intel, schlaegt der SL den SX bei gleicher Mhz Taktung. Der 386sl soll $176, der 82360 $45 kosten. Nur beide im Zusammenspiel sollen optimale Leistung und Stromersparniss bringen.

mfg AXEL

Motorola 88k

M.E. ein etwas kurz gerater Artikel über Motorolas 88k RISC CPU. Erstaunlich, daß ich als glühender Motorolaner nicht mehr Worte fand… der Schlussatz mit diff auf “/dev/Hirn” bezeugt, daß ich schon vor der “Linux-Welle” mit UNIX zu tun hatte 😉

Hallo Leute!

Nach laengerer Pause und immer noch ohne meinen schoenen alten PC aber doch in alter Frische geht’s jetzt weiter im Prozessoren Brett (hatte ich schon erwaehnt,dass es DAS Brett ist?)! Um irgendwie an alte Mails anzuknuepfen und gleichzeitig meine Triebe zu stillen widme ich mich diesmal der MOTOROLA 88000 Reihe:

Um der Konkurrenz nicht nachzustehen hat sich MOTOROLA ebenso wie INTEL auf unbekanntes RISC Land begeben. Heraus kam der MC88100, die CPU der 88000 Serie. Dem 88k, der im 1,5u HCMOS Verfahren hergestellt wird, wurdem des weiteren noch zwei Cachekontroller namens 88200 zur Seite ge- stellt (Die FPU ist eingebaut). Da ich davon ausgehe, dass ihr die anderen Mails ueber RISC Prozessoren schon gelesen habt, ueberspringe ich das Thema “Architektur” und bemerke nur, dass der 88k den “Geboten” der RISC Technologie voll entspricht. Bei der angewandten, klassischen harvard Architektur springen locker 17MIPS bei 20Mhz Takt raus. Mit seinem 30Bit breiten Adressbus bedient er 4GB Adressraum. Der 88000 enthaelt lediglich 51 Befehle, einschliesslich des vollen Fliesskomma- satzes nach IEEE 754 (!). Alle 51 werden in einem Takt abgehandelt. Im grossen und ganzen gleichen sich RISC Prozessoren immer irgendwie. Doch beim 88000 moechte ich eine besonderheit herausheben:
* Die komplette 88000 Serie ist auf Fehlertoleranz ausgelegt. Zwei Prozessoren sind ueber eine ODER-Verknuepfung miteinander verbunden; einer wird zum Master besimmt, der andere ueber die Aussage des MST-Pins zum Kontrollprozessor (Checker). Alle Ausgaenge des Checkes mit Ausnahme des Fehler-Pins ERR sind dann nicht beschaltet und werden als Eingaenge ueberwacht. Der Checker vergleicht seine internen Ergebnisse mit denen die an seinen Pins anliegen. Stimmt ein Ergebniss nicht ueberein, steuert der Checker seinen ERR-Pin an. Zusaetzlich ueberprueft der Master eben- falls, ob der interne Wert der von ihm gelieferten Signal dem der externen gleicht. Wenn ein Fehler auftritt, etwa ein externer Kurzschluss steuert der Master seinen ERR-Pin an. Die externe Logik kann dann auf dieses Fehlersignal hin in Aktion treten und den Fehler mitteilen oder den Fehlerhaften Prozessorknotenpunkt umgehen.

Wie ihr seht werden die Mails immer kuerzer. Das liegt natuerlich zum einen an meiner Faulheit, zum Anderen aber auch daran, dass nicht immer Supertolle neuigkeiten dazukommen, denn Firmen wie MOTOROLA,INTEL etc. kochen auch nur mit Wasser d.h. man klaut sich hier und da was zusammen, fuegt etwas hinzu und fertig ist das Ding. Wir hier, im Prozessor Brett (sagte ich schon,dass…) sind natuerlich immer voll informiert und brauchen deshalb nur noch die Ergaenzungen (Fuer UNIX Menschen: Ich meine, ich lege nur noch die DIFF’s hier ab und ihr koennt sie dann in /dev/Hirn FIX’en).

mfg AXEL

Embed

Wer kennt den Intel 80376? Das war als der BMW 850 vier MIPS Rechenleistung hatte… 🙂

Hallo!

Diese Mail beschaeftigt sich mit einer Reihe von Prozessoren, die durch ihr Einsatzgebiet bedingt, nicht ganz so bekannt sind wie ihre Ver- wandten aus der CPU Reihe. Gemeint sind natuerlich die

* EMBEDDED CONTROLLER

Zunaechst stellt sich natuerlich die Frage: Was ist ein embedded Con- troller? Nun ja, im Prinzip unterscheidet er sich nicht viel von einem Normalen Prozessor wie wir ihn aus unseren Computern her kennen. Es ist eher eine Mischung aus den bekannten Microcontrollern und einer CPU. Ein Microcontroller ist von seinen Faehigkeiten etwas beschraenkt, da er fuer spezielle Dinge konstruiert wurde, z.B. ein Harddiskcontroller. Ein Embedded Controller hingegen hat kein spezielles Einsatzgebiet er bietet so viele Moeglichkeiten, dass er praktisch ueberall eingesetzt werden kann. Ein weiterer Unterschied zum Microcontroller ist die Ge- schwindigkeit, denn die liegt beim Embedded Controller um vieles hoeher. So leistet das Bordcomputersystem des BMW 850 ganze 4 MIPS und setzt sich aus 4 bzw. 5 Prozessoren zusammen. Um nun einen Vergleich zu erreichen mit dem auch ein “normaler” Computeruser etwas anfangen kann habe ich mir gezielt zwei Embedded Controller herrausgesucht, deren CPU Pendant bekannt ist.
Zum einen den Intel 80376 (vom 80386) und der Intel 960 (von 860 kommend).

* Der i80376

Der 80376 ist ein Abfallprodukt der 80386 Entwiklung (sozusagen die Intel’sche Teflonpfanne). Zusammen mit einem Coprozessor fuer I/O, DMA und Interruptsteuerung fuer Echtzeitanwendungen bildet er das Komplette Intel-CISC-EC (Embedded Controller) System. Falls keine I/O etc. benoetigt wird, gehts auch ohne 80370 (=Co-proz.). Als Chipsatz bildet das duo 80376/80370 einen praktikablen Aufwaertspfad fuer alle auf einem 80186 basierenden Systeme. Durch die Kompatibilitaet zum 80186 koennen die Anwender ihre Software ohne Aenderungen leicht portieren. Der Hoch- integrierte 80370 sorgt fuer eine effiziente Ausnutzung der Platienen- flaeche, da er mehrere Bausteine ersetzt. Er enthaelt einen 32-Bit DMA Controller mit 8 Kanaelen, drei interrupt-Controller, vier programmier- bare 16 Bit- und einen dynamischen Refreshcontroller. Der 80376 hat eine 32 Bit Architektur, einen externen 16-Bit Datenbus und kann 16MB Arbeits- speicher direkt ansprechen (Physikalisch). Damit erreicht er ca. 70% der Leistung eines 80386. Intel hat einige Features des 80386 weggelassen die im industriellen Bereich nicht gebraucht werden, z.B. Paging oder 16-Bit Operationen im real-mode. Verglichen mit einer VAX 11/780 (= VAX MIPS) erreicht der 80376 3 MIPS. Fuer diesen Chipsatz ist natuerlich die gesamte Entwicklungssoftware wie In-Circuit Emulator oder Debugger etc. erhaeltlich.

* Der i960

Wie schon erwaeht leitet sich auch der 960 von einer CPU, der 860, ab. Intel deckt mit dem 960 den RISC-EC bereich ab. Eigentlich ist es falsch von dem 960 zu sprechen, da es sich auch hier um eine Familie handelt. Und zwar dem 80960KB, 80960KA und 80960MC. Der 80890KB enthaelt eine FPU und ist schon lieferbar. Der 80960KA enthaelt diese FPU nicht und soll sehr bald zu haben sein. Der 80960MC ist eine spezielle millitaer Version der Prozessors mit spezial FPU fuer den Bereich Luft- und Raum- fahrt. Die MC Version enthaelt zudem noch eine MMU und ermoeglich mit dem Buserweiterungsprozessor (BXU) 82965 ein Aufbau von Fehlertoller- anten Systemen. Die gesamte Familie ist fuer Anwendungen ausgelegt bei denen es auf schnelle Echtzeitberechnungern ankommt, wie etwa bei numerischen Berechnungenen allgemein, Bildverarbeitung, Laserdrucker, Roboter oder Telekommunikation. Von der Architektur unterscheidet sich der 960 nicht viel vom 860. Er bietet zwei 512 Byte grosse Caches statt 8K wie der 860. Die Rechenleistung wird mit 7,5 VaxMips bei 20Mhz ange- geben, die FPU leistet 4 Millionen Whetstones. Alles in allem recht ansehnlich was so ein Controller alles leistet,ne. Wenn ich da an meinen Z8 auf’m OMTI Controller denke….

mfg AXEL

Inmos H1

Transputer. Biologen würden sie in eine eigene Gattung stecken. Zur Vorstellung des H1 (Später T9000) ein kurzer Text – die vergleichsweise distanzierte Schreibe zeigt, daß ich noch nicht wirklich infiziert war… aber ein T800 kostete damals auch 800DM.

Hallo, Ehre dem Silizium in der Ehhhhrde….

Eine Prozessorfamilie, die in diesem unseren Brette noch ein ziehmliches Mauerbluemchendarsein fristet, widme ich die heutige Mail: Den TRANSPUTERN. Transputer sind die Schoepfung der Firma INMOS aus England, die sehr Stolz darauf sind, die meisste Erfahrung auf diesem Gebiet zu besitzen. So ist es auch kein Wunder, dass man an INMOS denkt wenn man Transputer hoert. Man wird sowieso seine Schwierigkeiten haben Transputer zu finden, die nicht von INMOS sind. Eigentlich habe ich schon lange vorgehabt diese Prozessoren zu behandeln, doch ich wollte bis zur Veroeffentlichung der neuen Transputerserie H1 von INMOS warten. Diese sind jetzt erschienen und uns steht nichts mehr im Wege.

* THEORIE

Was ist ein Transputer und was macht ihn aus? Rein technisch gesehen ist ein Tarnsputer auch nichts anderes als ein Prozessor, aber eben ein speziller eben. Er unterscheidet sich in einem ganz wesentlichen Punkt von einem “gewoehnlichen” Prozessor. Er ist auf sog. Parallelverarbeitung vor- bereitet, d.h. mehrere Transputer arbeiten in einem Computer. Nun ja, sagst Du jetzt, ist ja nicht so umwerfend, kann ja im Prinzip jeder Computer. Da hast Du Recht..oder auch nicht. Wenn ein Computer im klassischen Sinne arbeitet und mehrere Prozessoren beinhaltet, sind diese ueber einen gemeinsamen Bus verbunden. Dies bedeutet aber, dass jemand da sein muss, der diesen Bus ueberwacht: Ein Buscontroller. Dieser Buscontroller kann aber schon bei zwei “klassischen” Prozessoren (z.B zwei 80386’er) nicht mehr so simpel wie ein normaler (auf einem PC Motherboard) konstruiert sein. Man stelle sich die Datenmengen vor die ueber diesen Bus rauschen. Dies verlang genaustes Timing und ein gut durchdachtes Konzept. Die INMOS’schen Transputer gehen einen anderen Weg. Jeder Transputer hat vier Verbindungskoplungen, sog. Links, mit denen er an einen anderen Transputer “angeschlossen” werden kann. Man kann sich das ganze wie ein Netz aus Quadraten vorstellen (Karo), wobei jede Kreuzung einen Transputer darstellt. Dieses Netz kann im Prinzip unendlich ausgebaut werden. Nun gibt es zwei Theorieen die in solch einem Transputernetz eingesetzt werden koennen. Zum einen die Parallelverarbeitung und zum anderen die Verteilteabarbeitung. Im ersten Fall bekommt jeder Transputer seine ganz private Aufgabe (Apfelmaennchen, Primzahlen, …) und fuehrt diese bis zur kompletten Beendigung aus. Im zweitgenannten Fall wird eine Aufgabe in soviele Teile zerlegt wie Transputer vorhanden sind. Jeder erledigt dann seinen Teil und zum Schluss sind somit alle gleichzeitig fertig und fuer die naechste Aufgabe bereit. Die Parallelverarbeitung wie ich sie geschildert habe (mittlerweile wird die Verteilteabarbeitung ebenso genannt) ergibt wenig Sinn, da eine Aufstockung der Transputerzahl hier viel weniger Leistung ergibt als in der zweiten Moeglichkeit. So entschied auch INMOS indem es die Entwicklung der Betriebssystems HELIOS vorantrieb (eine Art UNIX fuer Transputer nach dem Verteiltenprinzip) und das ur- spruegliche System OCCAM (Eine Kreuzung von Betriebssystem und Sprache die auf die Parallelisierung setzte und es sogar ermoeglicht einzelne Funktionen auf einen Transputer auszulagern. Dies setzte aber ein genaues Wissen um die Zielkonfiguration vorraus.) mehr oder weniger vernach- laessigte. Die Rechnung ist auch durchaus einfach und einsehbar: Ein Transputer der 33 MIPS macht rechnet demzufolge eine Aufgabe mit eben diesen 33 MIPS. Wird eine Aufgabe aber auf zwei verteilt sind es schon 66 MIPS etc. etc.. Wenn wir also angenommen 4 Tasks (Aufgaben) haetten und sich 6 Transputer im Netz befaenden und diese Aufgaben je mit 33 MIPS auf nur je einem Transputer abgearbeitet wuerden, laegen zum einen zwei Transputer brach und 66 MIPS waeren somit ungenutzt. Bei einer verteilten Abarbeitung kaemen im gleichen System 396 MIPS zum Zuge und trotzdem wuerden alle Tasks gleichzeitig laufen, wenn das System unter Helios betrieben wuerde. Die Entscheidung ist also auch durch die Einsicht der Prozessorbrettleser abgesegnet.

Noch ein wenig Historie: Angefangen hat INMOS mit dem T212, einem 16/32 Bit’er mit ca. 4,5 MIPS. Der Nachfolger T400 war dann ein echter 32 Bit’er der ein Leitsung von 10 MIPS auf’s Board brachte. Als letztes Glied der “T-Familie” kam der T800 hinzu, der eine Ueberarbeitung des T400 darstellt und zudem eine FPU und einen 4K Cache in sich verbirgt (macht so ca. 25 MIPS). Kurz vor der Vorstellung des H1 (zu dem spaeter mehr) erblickte der T805 noch das Licht der Welt, der baugleich zum T800 ist aber in einer neuen Technologie gefertigt wurde und noch zusatzliche 4K Cache spendiert bekam. (Anm: Das ist natürlich Quatsch. Keine Ahnung wo ich diese Info her hatte) Er gibt in Bestform 33 MIPS von sich. Anhand dieser doch beeindruckenden MIPS Werte kann man sich die Leistung eines Transputers durchaus vorstellen zumal noch zu erwaehnen bleibt, dass alle Transputer hoechstens mit 8Mhz (extern) getaktet werden, diese dann jedoch intern sehr trickreich durch PLLs auf bis zu 50Mhz “getuned” sind. Trasputer sind trotz ihrer Leistung in einem Punkt empfindlich: I/O. Die Input/Output Arbeit wird deshalb in allen Transputersystemen von normalen CPUs uebrnommen. Z.B. die ATW (Atari Transputer Workstation), die als I/O Einheit einen kompletten Mega ST in sich birgt, der die Transputer- herde zum Einen koordiniert und zum sich Anderen eben um Festplatte Drucker etc. kuemmert. Eine INMOS Neuentwicklung sind auch die sog. TRAMs. TRAMs sind eine Art Transputermodul dar auf dem sich ein Inmos Transputer und bis zu 4MB RAM befinden. Der Vorteil daran: Man kauft ein TRAM-Main- board (Z.B. als PC-Karte) dir vier TRAM Steckplaetze bietet. Diese lassen sich dann mit TRAM nach und nach bestuecken, wobei Transputerart (200er, 400er oder 800er) und Speicherausbau keine Rolle spielt. TRAMs sind genormt und somit eine Sichere Leistungserweiterung. Doch nun zu Inmos neusem Kind: Dem H1.

Laut Hersteller bietet der H1 150MIPS (effektiv eher 60MIPS) und bei Floatingpoint Operationen an die 20 MFLOPS (effektiv 10). Zur Freude der alten Transputerhasen besitzt der H1 volle Kompatibilitaet zum T805 bietet aber einiges mehr, wie zum Beispiel:

* erweiterte Superskalare Mikroarchitektur (Processor Pipeline (= Befehlspuffer, Decoder, Grouper, Workspace Cache, 2 Adressgeneratoren und die Funktionsbloecke FPU und ALU.)
* 32Bit Integer- und 64Bit Fliesskomma-Prozessor
* 16K OnChip Ram, der frei definierbar ist. Zum Beispiel als 8K Daten- und 8K Befehlscache oder als 4K/4K Cache und 8K OnChip Ram etc. etc.. So kann der H1 mit 16K OnChip Ram durchaus als Embeddedcontroller ohne externes RAM auskomen.
* Virtual Channel Processor, der ein virtuelles Kanalmodell und Message- routing unterstuetzt (bei 100MBits/s)
* Speicherschutz (Hardwaremaessig) und Adresstranslation
* interner Datenpfad 4*32 Bit
* interner Adresspfad 4*32 Bit
* 64Bit externes Speicherinterface mit 4GB Adressraum, wobei dies gemischt konfigurierbar aus 4 Speicherarten und Busbreiten ist und bis 16MB DRAM keinerlei Zusatzhardware benoetigt.
* Lauft auf 50Mhz Takt der aus externen 5Mhz durch PLL erzeicht wird.

Zu erwaehnen bleibt nun nur noch, dass Inmos auch noch einen speziellen Routing CoProzessor C104 entwickelt hat, der dem Transputer die Aufgabe abnimmt sich in einem grossen Transputernetz zurechtzufinden. Ein C104 kann bis zu 32 Transputer bedienen und dabei immer noch eine interne Transferrate von 320MBit/s bieten…ein enormer Fortschritt zu den 800KBit/s der “alten” T-Serie. Ein Schmankerl am Rande: Der C104 kann die Transputer bis zu einem Hypercubus 10nter Ordnung verbinden (= 1024 Knoten). Der Preis fuer den H1 liegt noch nicht fest, aber zumindest kann man davon ausgehen, dass die T-Reihe um einiges billiger wird und somit eine Leistungssteigerung per Transputerboard einem Mathe-CoProz. vorzuziehen ist (Vorrausgesetzt man traut sich die Programmierung zu).

mfg AXEL

P.S.: Heute schon Ge-NOP-t ?! (Anm.: “NOP” war ein Zeitschriftenprojekt, welches nie Realisiert wurde)

i860

Ok, ich habe mich auch vom damaligen Hype blenden lassen… jeder macht mal Fehler.

Hallo Prozessorfolk!

Weil die neue Farbgrafikkarte der NeXT auch einen hat,habe ich beschlossen auch mal was ueber den i860 zu erzaehlen (uebrigens der einzige Intel,den ich gut finde).

* Der Intel i860 oder: Cray on a chip

Naja wo soll ich beginnen? Also rechnen kann er! Koennen andere auch! Ne’ FPU hat er drin! Haben andere auch! Ein Cache ist auch drin! Na und! Er ist ein 64Biter! Oh? Er hat einen RISC Kern! Aha? Er hat eine Grafik- einheit! Holla! Er ist schnell! Na und? 33 VAX-MIPS! Schluck! Er macht 80000 Whetstones (v2.1)! Aeh…? 60 MFLOPS bei dopp. Genauigkeit! Oeh…? Mehr? Kleine Pause bitte! OK!……………………………………. ……………………………………………………………..

Weiter! Anders als bei anderen Systemen, in denen verschiedene Aufgaben auf verschiedene Chips verteilt werden, wurde der 80860 so ausgelegt,dass er alle Features in sich vereinigt. Das Ergebnis ist eine Architektur,die Ganzzahlen verarbeitet, eine Speicherverwaltung besitzt sowie Hochleistungs Gleitkomma-Arithmetik und 3D Grafik ausfuehrt. Somit macht er ziehmlich viele Kaefer auf einem Motherboard arbeitslos.
ARCHITEKTUR maessig ist der RISC Kern aehnlich dem des Motorola 68040 (Pipelinig (aber OHNE die geniale Sprung-Problem-Loesung) etc). Was er aber besonderes hat ist z.B. der DUAL-Befehls Modus. Hier arbeitet der Prozessor 2 Befehle gleichzeitig ab. Einen fuer den RISC Kern einen fuer die FPU. Die FPU bearbeitet pro Taktzyklus einen Befehl und kennt auch doppelbefehle,die z.B. eine Addition und eine Subtraktion gleichzeitig ausfuehren (=insges. 3 Befehle!).

GRAFIK kann er auch! Die Gleitkomma Hardware fuehrt auch Grafiktrans- formationen aus wie: Rotation, Skalierungen, Translation und Hellig- keitsberechnungen die fuer 3D Grafiken wichtig sind. Die Grafikbefehle schliessen Helligkeitsinterpolation, Z-Interpolation und Z-Puffercheck ein (Das wird Leuten,die sich mit 3D beschaeftigen bestimmt was sagen). Die Hell.interpolation ermoeglicht stufenlose Farbuebergaenge, mit den Z-Befehlen kann man festlegen, welche Objekte dargestellt werden sollen.

Nun noch ein Wort zum Programmieren. Eifrigen c’t Lesen werden die Anzeigen mit 860’er Boards bestimmt schon aufgefallen sein. Das Billigste von Rolf Dieter Klein (mc Serie) kostet 9998.-DM. Doch leider ist es damit noch nicht getan. Der 860 brauch naemlich einen hochoptimiernenden Compiler, da das Programmiernen in Assembler echt die Hoelle ist (oder wer hat schon lust neben den “normalen” Hirnverrenkungen noch ueber Parallelisierung und Vektorisierung nachzudenken?!). Doch so ein Compiler ist momentan (wenn ueberhaupt erhaeltlich) schweine Teuer und damit hat man immer noch eine echte Inselloesung…denn es gibt ja schon verschiedene Boards. Ganz davon abgesehen sind die Einsteck- dinger ja recht hirnverbrannt wenn man sich nur mal den 8Bit Bus an- sieht (und das bei einem 64Bit Chip!!!) etc. etc.. Die einzige Loesung ist wohl der echte 860 Rechner,wie der iPC860 von Intel. Der kostet zwar nur $500000 aber hat dann auch 8-64 von den netten CPU’s. Eine andere Idee ist dann auch der einsatz als Coproz. (Wie im neuen NeXTgra.board) aber das ist eigentlich echt unfair… oder? Naja, jedem das Seine (und mir das Meiste)! In diesem Sinne…

mfg AXEL

RS6000

Ich hatte die Chance einen Tag mit einem RS6000 System zu verbringen. Das kam dabei raus.

Hallo wie immer!

Allgemein ist es so,daß (ich benutzte ab jetzt Umlaute und sz und hoffe, daß jeder Comp damit umgehen kann) jeder Computer einen Prozessor hat und dieser Prozessor ist von der Firma xyz. Ganz normal eben. Naja nicht hanz normal..denn eine CPU von der Firma xyz zu benutzen ist eigentl. gar nicht so lange üblich. Richtig los ging es eigentlich erst mit der ganzen Geschichte seit CP/M, als es also wichtig war ob da nun ein 8080 oder ein Z80 drinne ist. Vorher, also als die Rechner noch gerade Platz für den Fermseher im Wohnzimmer ließen, kam der Prozessor daher woher auch der Computer kam. Ich denke da vor allem an die VAXn, IBM/360 etc.. Der genaze Sermon gilt eigentlich nur als Einleitung zur jetzigen Mail- Serie….Die IBM/6000 (mit einer kleinen Tendenz zur Farge: Ist die IBM /6000 eine RISC Maschiene?)

Zur CeBit ’90 war sie da..die 6000’er Familie, vom kleinen gerade mal zwei PS/2 Rechner hohem Desktop bis zum ca.1.70m hohen und gut 1m breiten Schrank. Als weitere Neuerung wurde angepriesen, daß das Teil nicht nur abgeht wie d’zau (hallo 7-up Treffler), sondern auch vollkommen für UNIX bzw. AIX konzeptioniert sei….und ein gaaanz toller RISC Rechner! Ich konnte mir das Lächeln nicht verkneifen,als ich die IBM’sche Definition von RISC hörte: RISC bedeutet in Blau nämlich “Reduced Instruction Set Cycles”. Um das Maß voll zu machen heißt das Ding dann RISC Rechener der zweiten Generation. Danach zu urteilen ist dann also auch der 68040 ein RISC Prozessor und nicht die “Rache der CISC”,wie es in der Byte hieß. Um die “Auseinandersetzung” zwischen RISC und CISC ver- stehen zu können sollte man sich die Ziele und Randbedingungen ins Gedächtniss rufen (bzw. “Über RISC / *” lesen).

Die Frage ist nun: Ist die IBM/6000 eine RISC Maschine? Vergleicht man sie mit den wichtigsten RISC-Architekturen, wie SUN’s SPARC, dem R3000 von MIPS, dem 88000 von Motorola oder Intels 860, dann fallen viele Gemeinsamkeiten auf:

* kein Mikrocode
* eine Lode & Store Architektur mit Registerarithmetik
* einfche Instruktionsformate (32 Bit)
* eine tiefe Instruktions Pipeline
* eine Speicherhirachie mit Instruktions- und Datencache sowie
* optimierende Compiler

doch gibt es auch Unterschiede wie

* Bei der Allokation der Register gibt es unterschiedliche Ansätze: Der Stanford-Ansatz verwendet (nur) 32 allgemeine 32Bit Register und optimiert mit der scoreboarding Technik des Compilers. Der Berkley-Ansatz findet sich im SPARC und verwendet Registerfenster: stets einen Ausschnitt von 32 Registern aus einem großen Registersatz von z.B. 192. Wieder anders der AMD29k, welcher seinen großen Registervorrat als Stack verwaltet. IBM folgt hier dem Stanford-Ansatz, wie der R3000 oder der 88000.

* Nicht alle RISC Prozessoren haben einen so kleinen Instruktionssatz wie der R3000 (77), aber kaum eine RISC Architektur bietet mehr als 100 Instruktionen. Manche Hersteller haben spezielle Erweiterungen vorgesehen und zeilen damit auf einen speziellen Markt: der i860 hat spezielle Grafikbefehle, der SPARC hat eine TAG-Arithmetik, wie sie für KI gebraucht wird und der 88000 wurde um Befehle zu Bitmanipulation erweitert. Die Erweiterungen beim /6000 sind aber besonders umfangreich: so gibt es fünf spezielle String-Operationen, und viele der 184 Instruktionen kombinieren mehrere Befehle anderer Architekturen in einem Befehl, so z.B. multipliziere zwei Operanden, addiere das Ergebnis zu einem dritten und speichere es in den vierten.

* RISC Architekturen, die mehrere Instruktionen (nicht nur Teile davon) gleichzeitig ausführen können, heißen Superskalar. Diese Eigenschaft wird von der Werbung des i860 stark betont, wenn Maximalraten von 66MFLOPs angegeben werden- ein Linpack Durchsatz von 10MFLOPs inst allerdings realistischer. Auch der /6000 ist superskalar: Bis zu vier Instruktionen können pro Zyklus abgearbeitet werden: Eine Fixpunktoperation in dem FXU- Chip (Fixed point eXecution Unit), eine Gleitkommaoperation in dem FPU- Chip, eine Konditions- und eine Verzweigungsoperation im ICU-Chip (Instruction Cachig and branch processing Unit).

* Eine kombinierte Multiply/Add-Gleitkommaoperation in einem Zyklus aus- führen zu können unterscheidet die IBM/6000 Serie deutlich von anderen RISC Architekturen (der ersten Generation). So werden im Linpack (100×100) DP Benchmark mit 14MFLOPs Leistungswerte erreicht, die manchen Großrechner schlagen.

* Erstmals wird in einem RISC Rechner das Konzept eines “Zero-Cycle Branching” realisiert, um dem Problem der blockierten instruktion Pipeline beizukommen. Der ICU-Chip enthält einen 8K großen Cahce für die nächsten Insruktionen, in den 2 Instruktionen pro Zyklus nachgeladen werden können. Die Instruktionen werden auf Vergleichs- und Verzweigungsoperationen hin analysiert (wie beim 68040). Wo möglich werden diese Operationen ausgeführt, bevor ein Strom von jeweils einer Fixkomma- und einer Gleit- kommaoperation den ICU-Chip verläßt. Wie erfolgreich diese Strategie ist, lässt sich am Dhrystone 1.1 ablesen: von den 83 Verzweigungen verursachen nur noch 20 eine Verzögerung von insges. 41 Zyklen. Das bedeutet, daß Verzweigungen mit einer Rate von 41/83 = 0,49 Zyklen pro Instruktion ausgeführt werden.

* Auch bei der virtuellen Adressierung werden neue Wege beschritten. Ähnlich wie bei anderen RISC-Chips werden 12 Bits (Bit 20-31) als Index innerhalb der 4K Seiten verwendet. Die anderen 20 Bits der realen Speicheradresse spezifiziern eine der (1024^2) möglichen (realen) Seiten. Der virtuelle Adressraum ist erheblich größer als bei anderen RISC Rechenern: 4 Petabytes, eine 16 Stellige Zahl. Die führenden 4 Bits der effektiven Adresse selektieren ein Segmentregister, das eine 24 Bit Adresse enhält, die mit den verbleibenden 16 Bits zusammengefügt eine 40 Bit lange virtuelle Adresse einer Seite ergibt. D.h. jeder Prozeß kann (1024^4) Seiten unterscheiden. Genug, um auch verteilte Prozesse in Netzen mit tausenden Prozessoren zu handhaben.

EINSCHÄTZUNG/FAZIT: Der auffälligste Unterschied zwischen der /6000-Architektur und anderen wichtigen RISC-Architekturen wie SPARC,MIPS oder 29k besteht im Aufwand, der getrieben wurde: so hat der R3000 und die FPU R3010 jeweils weniger als 300K Transistoren und die 64K Cache wurden aus standart SRAM-Chips aufgebaut. Bei der /6000 wurde dagegen an nichts gespart: Die kleinere konfiguration mit 2 DCUs hat einen “Silikonverbrauch” von 5 161 000 Transistoren (was Brigitte Nielsen doch sehr nahe kommt!) und die größere mit 4 DCUs von 7 425 000. Das deutet auf eine teure Lösung hin. Anders etwa bei SPARC etc. wo ein gutes Preis/Leistungsverhältnis dadurch erreicht wird, daß wenig Spezialsilikon eine hohe Listung ergibt. Ganz abgesehem davon, daß die hohen Entwicklungskosten kleinere Firmen davon abhalten, IBMs Weg zu beschreiten, verbaut man sich so Wege in die Zukunft:

* Ein großer Markt für RISC wird in den Conrollern für Drucker und anderen Geräten gesehen. Hier spielen Aufwand und Kosten der Chips eine größere Rolle als bei den Workstations, und ich vermute, daß die /6000er Chips hier nicht zum Einsatz kommen werden.

* Ein möglicher Weg zu größeren Leistungen zu kommen, besteht in größeren Taktraten, die neue Technologien wie Bipolar ECL oder Gallium-Arsenide bieten. Chips mit derart hohen Transistorzahl können erst viel später migrieren. Daher wird es ECL versionen wie der MIPS R6000 mit 60 MIPS bei der /6000er Serie nicht so schnell geben.

Ansonsten läßt sich aber feststellen, daß IBM die Entwicklung in Richtung i860 (1 200 000 Transistoren) weitergetrieben hat und daß derart leistungsfähige Workstations, “verziert” mit IBMs Markenschild, wohl nur erfolgreich sein können. Noch eine kleine Auflistung des “Silizium Verbrauchs” zum guten Schluß:

ICU 	Instr.Cache & branch processing Unit	750 000 Transistoren 
FXU 	Fixed point instr. eXecution Unit 	492 000 Transistoren 
FPU 	Floating Point Unit 		415 000 Transistoren 
DCU 	Data Cache Unit (2 oder 4) 		1 132 000 Transistoren SCU 	
Storage Control Unit 			224 000 Transistoren 
IOU 	I/O Unit (2) 			508 000 Transistoren 

Ne menge Schotter was?!

mfg AXEL

Fuzzy

Fuzzy-Logic hatte es mir angetan… aber nur in der Theorie. Bis heute habe ich keine Fuzzy-CPU in den Fingern gehabt.

Es tut sich was…..

Die Zeit geht ins Land, Prozessoren werden entwickelt, werden Renner oder gehen wieder sang- und klanglos unter. Wer den aktuellen Markt beobachtet hat sicherlich bemerkt, dass die Prozessorentwicklung auf der Stelle tritt. Neuerungen beschränken sich auf Geschwindigkeitssteigerung durch höhere Integration oder Taktrate. Die wirklichen Neuerungen sind ausgestorben. Die Steigerung der Busbreite reisst keinen mehr vom Stuhl und wenn das Ding 1MB OnChip Ram hätte wäre das auch kein Grund für schlaflose Nächte. Eine langweilige Zeit bricht an. Tut sie das? Nicht ganz! Es gibt da eine Entwicklung die momentan die Runde unter dem Prädikat “brand neu” macht… Die FUZZY Logik. Dies soll an uns nicht vorbeigehen. Also nun die “unltimative Wahrheit” über Fuzzy Logik:

Die Anführungszeichen deuten es an: Fuzzy ist weder brand neu, noch ist dies die ultimative Wahrheit (obwohl NOP ansich wohl absolut ultimativ ist). Also wollen wir erst einmal den Schleier der Geschichte heben: FUZZY Logik wurde 1965 (!) von Lotfi A. Zadeh entwickelt und ist seit dieser Zeit wohl schon etwas in Vergessenheit geraten. Abgesehen von der Anwendung in einem schwedischen Hochofen. L.A. Zadeh hat seine Fuzzy Sets eingeführt um unscharfe Mengenzugehörigkeiten mathematisch zu formulieren. Solche Zuordnungsprobleme entstehen bei Aussagen wie “ein großer Baum”, “ein schneller Rechner” oder “ein teures Auto”. Es war Zadehs Idee , die Objekte nicht über Grenzwerte (z.B.: Bäume über 20m Höhe) einzelnen Mengen (der der großen Bäume) zuzuordnen, sondern er definierte Zugehörigkeitswerte my, die zwischen 0 und 1 liegen können, für die einzelnen Elemente (Bäume) zu den Mengen. Bei einem Wert von 0 gehört das Element nicht zur Menge, bei einer 1 ist es der Menge vollständig zuzuordnen. Liegt der Wert aber zwischen 0 und 1, ist das Elementder Menge nur teilweise zuzuschreiben. Es lassen sich hiermit Elemente mathematisch erfassen, obwohl sie keiner Menge eindeutig zuzuordnen sind. Beschränkt man sich auf die Zugehörigkeitswerte 0 und 1, so geht die Fuzzy Logik in die binäre über. Dies ist im großen und Ganzen die Idee die hinter der Fuzzy Logik steckt und womit ich mich nun gezielt beschäftigen will, ist das “wirken” der Fuzzy Logik in unserem Leben. Für diejenigen die der mathematische Aspekt mehr reizt empfehle ich den folgenden Text zu überspringen und sich dem Kapiten “Fuzzy Theorie” zu widmen. Doch nun zum “Sozialaspekt” :-)…

* Der Fussel-Boom

Das die Fuzzy-Logik schon einige Jahre alt ist wissen wir nun, doch warum wird sie jetzt so aktuell? Keiner weiss es genau. Ich möchte spekulierend behaupten, dass es in der Zeit von 1965 bis heute soviele Neuigkeiten in Computersektor gab, dass keine Zeit für solch’ Spirenzchen war. Doch nun wo sich die Japaner (und die sind es die die Entwicklung so voran treiben) ein gutes Vorsprungpolster geschaffen haben, bleibt Raum und Geld für Neues, das zudem auch noch Gewinn verspricht. Hinzu kommt die mentalitätsbedingte Neugierde an jeglichen technischem Schnickschnack, die in Japan für grossen Absatz neuer Geräte sorgt (die erste vollautomatische Brotbackmaschiene stammt aus dem Land der aufgehenden Sonne). So ist der Einzug der FL in den Bereich des alltäglichen Lebens eine logische Konsequenz. Doch stellt die FL den geschickten Werbefachmann vor ein unerwartetes Problem: Was ist FL und wie lässt sich FL verkaufen? Hideo More, Chef der Consumer Electronic Abteilung bei Matsushita (der grösste Japanische Konzern) sieht es sehr einfach: “Fuzzy Logik ist ein Weg, elektronische Produkte freundlicher zu machen”. Matsushita ist der wohl rührigste FL Forscher/Hersteller der schon einige Produkte mit FL auf den Markt hat, wie z.B. einen Staubsauger,der die Saugkraft automatisch nach Staubvorkommen und Untergrund einstellt. Die Frage nach dem Preis ist eine weitere Sache die den Kunden interessiert. FL bricht die allgemein gültige Regel, dass Neues immer teurer sein muss. Konsumgüter mit FL verwenden ausser dem Controller konventionelle Mikrochips und kosten das gleiche oder nur geringfügig mehr als vergleichbare “dumme” Modelle. Die Einführung der FL Produkte wird in Japan relativ gut forciert wobei die USA, das FL Ursprungsland, den Einstieg verpennt hat. Paradepferd der Japanischen Fuzzy-Liga ist der SONY Palmtop PTC-500, der, wie der Name schon sagt, Handflächengroß daher kommt. Er besitzt keine Tastatur sondern er wird über seinen Bildschirm mit einem Spezialstift gesteuert. Der Clou ist aber, dass er dank FL in der Lage ist den gesamten Japanischen Schriftsatz (3500 verschiedene Schriftzeichen) zu erkennen und das aus der Handschrift des Eingebers. Diese erstaunliche Fähigkeit erklärt sich zum einen aus der angewandten FL, zum anderen aus 2MB (!) ROM (=Software) und verwendung eines MOTOROLA 68000 mit 8Mhz, der sich ,wie sich herausstellte, sehr gut mit FL- Controllern verträgt. Auch hier in Deutschland ist die FL schon zu bewundern: der Camcorder NV-S1E von Panasonic korrigiert die Zitterbewegungen der Hand (die die logische Folge des geringen Gewichts des Geräts ist) per durch FL gesteuerten Hochgeschwindigkeitsmotor, der den CCD Chip gegenkorrigiert. Was bei beiden Geräten auffällt ist, dass nie das Wort Fuzzy Logik benutzt wird. Doch auch die ist schnell geklärt: Fuzzy Logig lässt einen Laien, also den Kunden, eher an ein Spiel o.Ä. denken als an eine hochentwickelte Technik.So dachte man eine ganze weile nach, wie sich FL verkaufen lässt. Attribute wie “Intelligent”, “klug” oder “denkend” waren bereits an normale Prozessor-gestzeuerte Haushaltsgeräte vergeben… doch was soll die viel “klügere” FL nun können? Zuerst brach man sich fast einen ab mit Formulierungen wie “..schaut nach, ob ihre Wäsche schon sauber ist, und ent- scheidet dann ob, wann, wer, etc..”. Doch das erzeugt eher misstrauen beim Kunden, da ihm plötzlich seine Waschmaschiene nicht mehr ganz geheuer war und er daran zweifelte *wer* hier jetzt der schlauere ist. So ist man bis jetzt (anfang 1991) so verblieben, die FL einfach nicht Werbetechnisch auszuschlachten. Als Ausblick in die Zukunft ist mit der FL sicher noch zu rechnen, besonders ist die Menschheit wieder einen kleinen Schritt näher an einen HAL 9000 herangekommen…ob das allerdings ein Fortschritt ist, möchte ich dahingestellt lassen.

* FUZZY THEORIE (oder: Zwischen WAHR und Fast WAHR)

Die üblichen mathematischen Modelle in den Naturwissenschaften versuchen die reale Welt mit klassischen Methoden abzubilden. Hierzu sind vielfältige Idealisierungen erforderlich, um zu einem brauchbaren mathematischen Ansatz zu gelangen. Insbesondere müssen präzise Eingangsdaten und Fehlergrenzen bekannt sein. Die bedeutet mathematisch, dass sich Daten eindeutig scharfen Mengen zuordnen lassen. Bei vielen alltäglichen Aussagen wie Beispielsweise “eine hohe Temperatur” ist jedoch nur eine vage Eingruppierung möglich. Die Einführung von klaren Grenzwerten (“Temperaturen über 100 Grad Celsius”) hilft manchmal weiter. In einigen Fällen ist diese Vorgehen als willkürlich anzusehen, will man z.B. angeben, bis zu welchem Lebensalter ein Mensch jung ist. Nicht nur die Willkür, sondern auch der hohe Aufwand sprechen oft gegen die Verwendung scharfer Mengen. Man denke beispielsweise an ein Lehrbuch über das Golfspiel und versuche danach einen formalen Algorithmus zu entwickeln, der die Golftechnik vollständig beschreibt. Für komplexe Steuerungsvorgänge ist es einerseits schwierig, die Daten in einer Sinnvollen Genauigkeit zu erfassen und andererseits ergeben sich schnell derart umfangreiche Gleichungssysteme, dass selbst modernste Computer kapitulieren, insbesondere wenn es um Echtzeitanwendungen geht. Probleme der allgemeinen Systemtheorie haben Lotfi A. Zadeh zu einer mathematischen Behandlung vager Begriffe angeregt, die er 1965 veröffentlichte. Zusätzlich zu den gewöhnlichen, scharfen Mengen führte er unscharfe Mengen ein und nannte sie *Fuzzy Sets*. Die Zugehörigkeit my eines Elements zu einer Menge ist bei ihnen nicht durch die Werte 0 oder 1 bzw. Wahr oder Unwahr charakterisiert, sondern kann jeden Wert der reellen Zahlen (unendlich viele) zwischen 0 und 1 annehmen. Beschränkt man sich auf die Zugehörigkeitswerte 0 und 1, geht die Fuzzy Logik in die bekannte Binäre über. Sie stellt somit keinen Wiederspruch zur klassischen zweiwertigen Logik dar, sondern ist als deren Erweiterung oder Verallgemeinerung aufzufassen. Folgendene Merkmale sind für Fuzzy Logik charakteristisch:

* Fuzzy Logik basiert auf dem Grundgedanken, dass sich die Exaktheit der klassischen Mathematik nicht beliebig weiterentwickeln lässt, oder anders formuliert, dass anders formuliert, dass eine hohe Genauigkeit und eine grosse Komplexität bei vertretbarem Aufwand unvereinbar sind. * Fuzzy Logik ist wirtschaftlich, weil keine Kosten für überflüssige Präzision anfallen. * Fuzzy Logik kann ihre Vorteile insbesondere bei Anwendungen herausspielen, wo eine hohe Komplexität und/oder schlecht definierte Eingangsgrössen die klassischen mathematischen Methoden überfordern. Dies sind beispielsweise die Sprach- und Schrifterkennung in Sprchcomputern, die Analyse von Objekten in der Bildverarbeitung oder die Online-Steuerung komplizierter Prozesse.

Es mag eventuell der Eindruck entstanden sein, dass Fuzzy Logik unmathematisch sei, was ich sofort brutalst unterbinden will. Man sollte die höhere Algebra gut beherrschen, wenn man FL im Detail nachvollziehen will. Mit Hilfe der mathematischen Relationenthorie lassen sich aus den Fuzzy Sets Gleichungssysteme der Form

(Fraktur R)” A(index i) = b(index i’) i=1,…N

herleiten, bei denen A(index i) und B(index i) gegebene unscharfe Mengen für die Elemente i = 1,…N sind und (Fraktur R”) die gesuchte unscharfe Relation als Lösung. Exakt diese Gleichungssysteme treten in der Technik bei sog. unscharfen Reglern auf, die komplexe Systeme oder komplizierte Prozesse regeln oder Steuern. In den Kontrollregeln können dabei umgangssprachliche linguistische Variablen formuliert sein, z.B. als Temperaturwerte “sehr hoch”, “hoch”, “normal”, “niedrig” oder “sehr niedrig”. Existiert eine Lösung des obigen Gleichungssystems, so ist der unscharfe Regler technisch realisierbar. Dieses trifft für viele aktuelle Steuerungsprobleme zu und erklärt den starken Boom der Fuzzy Logik. Togai InfraLogic hat für Echtzeitanwendungen im Steuerbereich den Digitalen Fuzzy Przessor FC 110 DFP entwickelt, der in Deutschland durch die GTS Trauzel GmbH in Quickborn vertrieben wird. Die verwendete Architektur kombiniert ASIS (Application Specific Instruction Set) und RISC. Eine speziell entwickelte Fuzzy Programming Langugae (FPL) erlaubt die hochsprachliche Programmierung der Fuzzy Rules.

CoProzessoren

FPU ja oder nein. Wenn ja welche? Intel, Cyrix, AMD oder gar Weitek? Mit prima Preisangaben. Scheint wohl 1992 überarbeitet worden zu sein.

Hallo!

Dieses Mail behandelt ausschliesslich Mathecoproz. fuer Intel Rechner und es wird bestimmt nicht das letzte dieser Art sein! (Stand 1991)

* Coprozessoren
Ein wirklicher Schandfleck auf jedem noch so toll designten Motherboard ist der leere Coprozessorsockel. So ein Ding muss her! (Lueckenfueller?) Doch in letzter Zeit ist der Markt doch recht “verwirrend” geworden. Frueher war das sehr einfach: Intel oder Intel! Heute hat man/frau die qual der Wahl zwischen Intel,IIT,Cyrix,Weitek und AMD. Vorweg: Rechnen koennen sie alle! (Kosten tun sie aber nicht dasselbe!) Wollen wir uns die Rechenknechte mal (jeden fuer sich) genau ansehen:

* INTEL 80×87 (XL)
Ja ja der gute alte Intel…er ist der Urvater und hatte gut 8 Jahre kaum Konkurrenz zu fuerchten, was auch erklaert warum er nie verbessert wurde. Zur “Standartausruestung” gehoert (wie auch bei allen anderen Coproz’n) die 80Bitige genauigkeit und eben das schnellere Ausfuehren der mathematischen Funktionen (incl. Trigeometrie). Was soll man besonderes sagen…er ist halt das Orginal. Durch die aufkommenden Mitbewerber ist Intel aber doch aufgeschreckt worden und hat dem 80287 ueberarbeitet und ihm ein XL angehaengt. XL steht da dann fuer 66% schneller, entspricht ANSI/IEEE 754-1988 Format und ist bis zu einer Geschwindigkeit von 20Mhz verfuegbar. (Auch im PLCC Gehaeuse als XLT) Ganz nebenbei saugt das Teil auch nicht mehr soviel Strom,da es in CMOS Technik gefertigt ist.

* IIT xC87
Der 2C87 von IIT war der erste (kompatible) der am Sokel des 80×87 ruettelte. Der 2C87 ist nicht nur schneller als sein Vorbild (er profitiert natuerlich von neueren Techniken) sondern bietet noch ein paar Extras: so versteht der 2C87 auch 80387’er Befehle, bietet 3 zusaetzliche Baenke mit je acht 80Bit Registern und (als Sahnehaeubchen) dies ermoeglicht eine transformation eines 4D-Vektors durch eine 4*4 Matrix OHNE Speicherzugriff. Nebenbei sei noch zu erwaehnen,dass der 2C87/3C87 sogar etwas billiger ist als das Original.

* Cyrix FasMath-8xD87
Der Cyrix Coproz. ist je nach Operation ca. 3-10 mal schneller als die Intel Serie. Dies beruht auf der hardwaremaessigen Loesung der Befehle die die Intel’er immer noch mit Microcode erledigen. Intern arbeiten die FasMath Coproz. mit 91Bitiger genauigkeit und werden prinzipiell nur in CMOS Technologie hergestellt (ca. 35mW im Standby Mode). Die Cyrix Coproz. kosten etwas mehr als die Intel Prozessoren. Als neuste Entwicklung bietet Cyrix den FasMath/EMC 83D67. Dieser Coproz. findet sein Bett im Weitek Sockel (siehe unten) ist aber zum 80387 kompatibel und trotzdem schneller als der Weitek. Der Preis ist indiskutabel.

* Weitek Abacus 3167
Weitek ging einen anderen Weg als alle Anderen. Weitek bastelte sich seinen eigenen Coproz. (bzw. Befehlssatz) der natuerlich schneller war als der des 80387 aber das war garnicht das primaere Ziel. Vielmehr erkannte Weitek die Marktluecke, denn nicht jeder Prozessor bingt seine FPU mit. So findet sich der Weitek auch neben einem SPARC in einer SUN. Er ist also ein universal Rechenknecht und benoetigt auch immer einen eigenen Sockel der mit nichts kompatibel ist. Auch der 3167 ist schweine teuer. Den Weitek-Brüdern werde ich bei Zeiten evtl. einen eigenen Bericht widmen.

* AMD80Cx87
AMD ist sehr neu auf diesem Gebiet. Doch auch irgendwie erfrischend. Der eben herrausgebrachte AMD80287 laeuft momentan nur mit 12Mhz, was sich aber aendern soll. Viel wichtiger ist der Preis: 200.- das ist die HAELFTE des Originals! Geschwindigkeitsmaessig soll er im IIT Bereich anzusiedeln sein…aber das habe ich noch nicht nachpruefen koennen. Auslieferung diesen Monat.

* Preise
Tja das ist so ein Thema für sich…damals als dieser Bericht geschriben wurde kostete ein 387/33Mhz noch ganze 1100.-. Jetzt kriegt man das teil schon ab ca.400.- Also c’t gegriffen und die Preise der einzellnen Ramscher verglichen

mfg AXEL

P.S: Da sich ne’ Menge getan hat werde ich diesen Bericht noch bis mitte Juni auf den neuesten Stand bringen. D.h. neue Anbieter neue Modelle etc.etc.